#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09046042 A

(43) Date of publication of application: 14.02.97

(51) Int. CI

H05K 3/40

H05K 3/00

H05K 3/24

H05K 3/46

(21) Application number: 07218119

(71) Applicant:

**FUJI KIKO DENSHI KK** 

(22) Date of filing: 02.08.95

(72) Inventor:

HIRAKAWA TADASHI

MAKIURA KENJI


# (54) CIRCUIT FORMING METHOD IN PRINTED WIRING BOARD

# (57) Abstract:

PROBLEM TO BE SOLVED: To make it possible to form a highly accurate circuit at a low cost on a double-sided board or a multilayered board having via holes and the like by solving the problem of the thickness of a film to be etched, which has been the largest drawback in the formation of a high-density circuit by a subtractive method.

SOLUTION: In the circuit forming method of a printed wiring board, hole parts 4 for via holes having bottoms, which penetrate a second conducting layer 2 and an insulating layer 3 on one surface but do not penetrate a first conducting layer 1 on the other surface, are formed in a laminated board A having the first conducting layer 1 on one surface and the second conducting layer 2 on the other surface with the insulating layer 3 in between. Then, plating is performed only on the inner surfaces of the hole parts 4 and on the surface of the second conducting layer 2. Thereafter, a plated film 5 on the upper surface of the second conducting layer 2 and the first conducting layer 1 are etched, respectively, and the printed wiring board having the circuits on both surfaces, respectively, are formed. Or the second insulating layer and the third conducting layer are further laminated, and the second hole part having the bottom is formed. After plating only from the side of the third conducting layer is performed, etching is performed and the new circuit is formed.

COPYRIGHT: (C)1997,JPO



# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-46042

(43)公開日 平成9年(1997)2月14日


•								
(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	ΡI	技術表示箇所			
H 0 5 K	3/40		6921 – 4E 6921 – 4E 6921 – 4E	H05K	3/40	2	Z	
	3/00 3/24				3/00	N A		
					3/24			
	3/46				3/46	1	N	
				審査請求	未請求	請求項の数12	FD	(全 7 頁
(21)出願番号		<b>特願平7</b> -218119		(71)出顧人	000237318			
					富士機工	L電子株式会社		
(22)出願日		平成7年(1995)8月2日			大阪府大阪市阿倍野区阪南町3丁目19番1			
					号			
				(72)発明者	平川	籃		
					大阪府	大阪市阿倍野区的	南町3	丁目19番17
					号 富二	上機工電子株式会	社内	
				(72)発明者	牧浦 請	兼至		
					大阪府	大阪市阿倍野区的	南町3	丁目19番17
					号 富二	上模工電子株式会	社内	
				(74)代理人	弁理士	京口 清		
				1				

# (54) 【発明の名称】 プリント配線板における回路形成方法

### (57)【要約】

【課題】サブトラクティブ法による高密度回路形成上の 最大障害であるエッチングすべき膜厚の問題を解決し、 ヴィアホール等をもつ両面板或いは多層板に低コストで 高精度な回路を形成可能とする。

【解決手段】プリント配線板における回路形成方法で、 絶縁層3を間にして片面に第1導電層1を、他面に第2 導電層2をもつ積層基板Aに、片面の第2導電層2と絶 縁層3とを貫通するが他面の第1導電層1を貫通せぬ有 底のヴィアホール用孔部4を形成し、次に孔部4内面と 第2導電層2面上とにだけメッキを施した後、第2導電 層2と上面のメッキ膜5、および第1導電層1を各々エ ッチングして、両面に各々回路6,7をもつプリント配 線板Bを形成する。或いは更に第2絶縁層と第3導電層 を積層し、上記と同様の有底の第2の孔部の形成と、第 3 導電層側からだけのメッキを施した後にエッチングし て、新たな回路を形成する。



A-積層基板 6 一回路 Bープリント配線板 7一回路 1-第1導電層 8-第2絶縁層 2-第2導電層 9-第3導電層 3 一絶縁層 10-孔部 4 一孔部 11-回路

5ーメッキ膜

20

30

## 【特許請求の範囲】

٠,

【請求項1】絶縁層を間にして第1導電層と第2導電層 をもつ積層基板に、片面の第2導電層と絶縁層とを貫通 するが他面の第1導電層を貫通せぬ有底のヴィアホール 用孔部を形成し、次に上記孔部内面と第2導電層面上と にだけメッキを施した後、該第2導電層と上面のメッキ 膜、および第1導電層を各々エッチングして、両面に各 々回路を形成するようにしたことを特徴とする、プリン ト配線板における回路形成方法。

【請求項2】絶縁層を間にして第1導電層と第2導電層 をもつ積層基板に、片面の第2導電層と絶縁層とを貫通 するが他面の第1導電層を貫通せぬ有底のヴィアホール 用孔部を形成し、次に上記孔部内面と第2導電層面上と にだけメッキを施した後、上記第2導電層と上面のメッ キ膜、および第1導電層を各々エッチングして、両面に 各々回路を形成し、かつ上記第2導電層側に更に第2絶 縁層と第3導電層を積層し、該第3導電層と第2絶縁層 を貫通するが先の第2導電層2を貫通せぬ有底の第2の ヴィアホール用孔部を形成し、次に該第2の孔部内面と 第3導電層面上とにだけメッキを施した後、該第3導電 層と上面のメッキ膜をエッチングして、新たな回路を形 成するようにしたことを特徴とする、プリント配線板に おける回路形成方法。

【請求項3】 導電層およびメッキ膜の少なくとも1つが 銅からなる、請求項1または2に記載のプリント配線板 における回路形成方法。

【請求項4】孔部の形成をレーザー加工で行うようにし た、請求項1または2に記載のプリント配線板における 回路形成方法。

【請求項5】レーザーがエキシマ・レーザーである、請 求項4に記載のプリント配線板における回路形成方法。

【請求項6】レーザーがインパクト・レーザーである請 求項4に記載のプリント配線板における回路形成方法。

【請求項7】レーザーがYAGレーザーである請求項4 に記載のプリント配線板における回路形成方法。

【請求項8】絶縁層が補強材を含む請求項1または2に 記載のプリント配線板における回路形成方法。

【請求項9】絶縁層が無機または有機繊維製の補強材を 含む請求項8に記載のプリント配線板における回路形成 方法。

【請求項10】絶縁層がアラミド繊維を含む請求項9に 記載のプリント配線板における回路形成方法。

【請求項11】絶縁層がテフロン繊維を含む請求項9に 記載のプリント配線板における回路形成方法。

【請求項12】絶縁層が補強材を含まない請求項1また は2に記載のプリント配線板における回路形成方法。

#### 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、プリント配線板に おける回路の形成方法に関し、特に高密度のプリント回 路をサブトラクティブ法で形成する方法に係るものであ

## [0002]

る。

#### 【従来の技術】

【0003】プリント配線板における回路の形成方法に は、大きく分けてサブトラクティブ法とアディティブ法 とがある。サブトラクティブ法は、予め絶縁層面に貼り 合わせた導電層としての銅箔をエッチング等によって回 路を形成する方法であり、アディティブ法は絶縁層に回 路を直接にメッキする方法である。サブトラクティブ法 は技術が比較的簡易で、コストが安いため最も汎用的に 用いられている。

【0004】上記サブトラクティブ法で、表・裏各面に 回路をもつプリント配線板を形成しようとする場合に は、図7ないし図10で示す如く、絶縁層3の表・裏両 面に導電層(銅箔)1,2をもつ積層基板Aに、まずド リルその他でスルホール用の孔部4を形成し、この孔部 4と表・裏面の導電層1,2上に同時にメッキ膜5,5 を形成した後、両面の導電層1,2をエッチングするこ とにより、回路6, 7を形成してプリント配線板Bとす るのが従来一般的であった。

【0005】そして最近は、ドリルの代わりにレーザー 等を用いて片面からスルホールまたはヴィアホール(V ia hole, バイアホールともいう) を形成した後 にメッキし、同じくエッチング等により回路を形成する 技術が普及しているが、このときも積層基板の表・裏両 面にメッキするのが通常であった。

【0006】また、プリント配線板で回路を形成する方 法において、レーザー技術が用いられているが、それは 上記の如く主としてスルホールやヴィアホール等の孔あ け用としてである。レーザーとしては、炭酸ガスレーザ 一、YAGレーザー、エキシマ・レーザー等があるが、 プリント配線板で回路板の加工に用いられるのはエキシ マ・レーザーか、YAGレーザー、または炭酸ガスレー ザーを改良したインパクト・レーザー等である。

【0007】プリント配線板の回路形成にエキシマ・レ ーザーを応用することに関しては、例えば特開平5-1 36650号公報、特開平5-152744号公報、特 開平5-152748号公報等に開示されている。同じ くインパクト・レーザーを応用することについては、例 えばJ. M. Morrisonなど著の"A Larg e Format Modified TEA CO2

Laser Based Process for Cost Effective Via Genera tion" (1994 Inernational C onferecne on Multichip Mo dules, 1994年4月13~15日, p. 36 9) に記載されている。

【0008】更にYAGレーザーとそのプリント回路板 50 への応用については、例えばM. Owen著の"New

10

30

Laser Technology for Dri lling Through— and Blind vias in Copper Clad Rein forced Circuit Boards" (Pr oc. IPC Technical Conferen ce, 1995年4月30日~5月4日、p. 19-1 -1~19-1-10) に開示されている。

#### [0009]

【発明が解決しょうとする課題】ところで、プリント配線板の高密度化への要求はさらに高まりつつあり、表面のパターンをファイン化することがきわめて重要になっている。例えば従来、ライン幅、スペース幅が各125 $\mu$ mであった回路は、それぞれ100 $\mu$ m、更には50 $\mu$ mへと増々ファイン化している。

【0010】サブトラクティブ法において回路の高密度 化を達成するために、従来よりレジストやエッチング液 の改良が進められているが、高密度化達成を可能とする 上で最も大きな要因は導電層(銅箔)やメッキ膜の厚み である。即ち、片面板の場合は単に導電層としての銅箔 を薄くすればよいが、両面板になると上記の如くスルー ホールやヴィアホールへのメッキのために、導電層(銅 箔)上にメッキ膜が加算され、膜厚が必然的に大きくな る。回路形成用のエッチッング時にエッチングすべき膜 厚が大きいと、回路パターンの精度が悪くなってしま い、これが高密度化の大きな障害であり、問題点であっ た。

【0011】本発明が解決しようとする課題は、スルーホールやヴィアホールをもつ両面板あるいは多層板に、サブトラクティブ法にて回路の高密度化を図る上で最大の障害であるエッチングすべき膜厚が大きいという問題を解決することであり、本発明はこれにより低コストで高精度な回路を形成することを目的としている。

## [0012]

【課題を解決するための手段】本発明に係るプリント配線板における回路形成方法の主要部は、絶縁層3を間にして片面に第1導電層1を、他面に第2導電層2をもつ積層基板A(図1参照)に、片面の第2導電層2と絶縁層3とを貫通するが他面の第1導電層1を貫通せぬ有底のヴィアホール用孔部4を形成し(図3参照)、次に孔部4内面と第2導電層2面上とにだけメッキ5を施した後(図4参照)、第2導電層2と上面のメッキ膜5、および第1導電層1を各々エッチングすることにより、両面に各々回路6,7を形成して(図5参照)、プリント配線板Bを形成するものである。

【0013】上記の如く形成したプリント配線板Bは、それ自体で成品でもあるが、更にそれに加えて、新たに第2絶縁層8と第3導電層9を積層し、該第3導電層9と第2の絶縁層8を貫通するが先の第2導電層2を貫通せぬ有底の第2のヴィアホール用孔部10を形成し、次に該孔部10内面と第3導電層9面上とにだけメッキを

4

施した後、第3導電層3と上面のメッキ膜11をエッチングすることにより、新たな回路12を形成するようにしてもよい(図6参照)。これは同様にして更に多層化してもよいことは勿論である。

【0014】上記構成において、絶縁層3は無機繊維または有機繊維製の補強材を含むものが望ましいが、含まなくともよい。第1・第2・第3の各導電層1,2,9は、薄い銅箔が望ましいが、各面に銅または銅合金メッキを施したものでもよい。有底のヴィアホール用孔部4,10の形成は、機械的、化学的、または光学的等の各種の手段が用いられるが、精度上から特にレーザーを用いることが望ましい。

#### [0015]

【発明の実態の形態】上記本発明において、絶縁層3を間にして片面に第1導電層1を、他面に第2導電層2をもつ積層基板Aの第1導電層1および第2導電層2は、金属特に銅箔とすることが望ましいが、銅合金のメッキ膜であってもよい。

【0016】上記絶縁層3に含まれる樹脂は、熱硬化性 樹脂、熱可塑性樹脂のいずれも用いることができる。熱 硬化性樹脂の中では、エポキシ樹脂、ポリイミド樹脂、 ビスマレイミドトリアジン樹脂、ポリシアヌレート樹 脂、ポリシラン樹脂、ポリベンツイミダゾール樹脂など を用いることができる。

【0017】該絶縁層3には有機繊維または無機繊維製の補強材を含むことができるし、含まなくともよい。補強材を含む場合の無機繊維としては例えばガラス繊維、有機繊維としては例えばアラミド繊維、テフロン繊維、ポリエーテルエーテルケトン繊維、ポリベンツイミダゾール繊維等にすればよい。中でもアラミド繊維、テフロン繊維は優れたレーザー加工性、電気特性を有しており望ましい。とりわけアラミド繊維の中でもコポリパラフェニレン3、4、オキシジフェニルテレフタラミド繊維は低いイオン不純物と低い吸湿率のため最適である。

【 0 0 1 8】絶縁層 3 に補強材を含まぬ場合に、該絶縁層 3 はフィルム、シート状のものであってもよく、その材料としては例えばポリエステル、ポリイミド、ポリエーテルエーテルケトン、ポリアミド、とりわけアラミド、特にポリパラフェニレンテレフタラミドであることが望ましい。また該絶縁層 3 の厚みは数 μ m ないし数 1 0 0 μ m が最適であるが、典型的な厚みは 2 0~100μ m である。

【0019】上記第1導電層1と第2導電層2とそれらの間にある絶縁層3をもつ積層基板Aに、第1導電層1と絶縁層3とを貫通するが第2導電層2を貫通せぬ有底のヴィアホール用孔部5を形成する。ここで該孔部5を形成する方法としては、機械的、化学的、または光学的など各種の手段が用いられる。特にレーザーを用いた開口は、簡便で精度が高いため最適である。

50 【0020】レーザーとしては、炭酸ガスレーザー、Y

30

V.

AGレーザー、エキシマ・レーザーのいずれも用いることができるが、孔部4,10の内面を滑らかにし、荒らさずに加工するため、炭酸ガスレーザーの一種であるインパクト・レーザー、YAGレーザー、エキシマレーザーなどが望ましい。

【0021】このレーザー加工では、レーザー光はある面積に絞って第2導電層2の上から照射すればよい。照射部分を限定するには、マスク・イメージ法、コンタクト・マスク法、コンフォーマル・マスク法等のマスキングを使うことができる。

【0022】上記により有底のヴィアホール用孔部4が形成された積層基板Aに対し、その片面である孔部4が開口された第2導電層2の側から、孔部4内面と第2導電層2にメッキが施される。他面である第1導電層1へはメッキを施さない。ここでのメッキ材料としては銅が主成分のものが好ましい。なお、片面の第2導電層2側面にだけメッキし、他面の第1導電層1面にメッキせぬようにするには、他面の第1導電層1面にマスキングすればよいが、それに限らず両面に各導電層をもつ2枚の積層基板Aを、第1導電層1面同士で背中合せに貼り合わせ、表出した各第2導電層2面にメッキを施した後に剥離するようにしてもよい。

【0023】またここでのメッキは、ヴィアホールとしての孔部4に導通をとるのが目的であるから、メッキ膜5の厚みは通常のスルーホールメッキより薄くてよく、その厚みは数 $\mu$ から数 $10\mu$ m程度とすればよい。典型的な厚みは8ないし $15\mu$ mである。またこのメッキは無電解メッキでも電解メッキでも良く、あるいはこれらを組み合わせたものでもよい。

【0024】上記メッキ処理の後に、片面の第2導電層2とその上面のメッキ膜5、および他面の第1導電層1を、通常のサブトラクティブ法でエッチングする。これにより、積層基板Aの表・裏両面に各々回路6,7が形成されて、両面回路のプリント配線板Bが完成することになる。

【0025】本発明は、上記によりプリント配線板Bが得られ、それ自体で成品であるが、上記プリント配線板Bの上に、更に樹脂・プリプレグ等を塗工または積層して多層化したいわゆるビルドアップ基板にも適用することができる。その場合にも、有低の第2のヴィアホール用孔部10の形成およびメッキ処理は、積層した第2絶縁層8上の第3導電層9側だけで行われる。その後に第3導電層9側がエッチングされて、該側に新たな回路12が形成されることになる(図6参照)。

【0026】上記の如く、本発明に係るプリント配線板における回路形成方法では、両側に導電層1,2をもつ両面基板でも、その片側面にだけメッキを施し他側面にはメッキを施さない。しかもそのメッキは、ヴィアホールとしての孔部4,10に導通をとるのが目的であるから、そのメッキ膜5,11の厚みも極めて薄いものでよ

【0027】そのため、本発明でのサブトラクティブ法による回路形成方法は、回路形成用のエッチング時に、エッチングすべき膜厚は片面の第2導電層2あるいは第3導電層3の側では、その銅箔とその上の極めて薄いメッキ膜5,11であり、他面の第1導電層1側ではその銅箔をエッチングするだけでよい。したがって本発明では、サブトラクティブ法で高密度化達成の最大の障害であったエッチングすべき膜厚が薄くなっており、高精度な回路パターンを描くことができる。

[0028]

【実施例1】まず、絶縁層3の樹脂成分がエポキシ樹脂で、補強材としてアラミド繊維(コポリパラフェニレン・3,4'オキシジフェニレンテレフタラミド)を加えた積層基板A(厚み約0.1mm)の表裏両面に、第1導電層1と第2導電層2として各々銅箔(厚み約18μm)を貼付したものを形成する(図1参照)。

【0029】次に、その片面である第2導電層2の銅箔をエッチングして、内径約0.1mmの開口を設けた後20に(図2参照)、その上からKrFエキシマレーザーを照射することにより、絶縁層3を貫くが反対面の第1導電層1は貫かない有底のヴィアホール用孔部4を形成する(図3参照)。

【0030】続いて、片面の孔部4を開口した第2導電層2の側から、該孔部4内面にヴィアホールとして導通をとるための通常の硫酸銅メッキを施す(図4参照)。この銅メッキは無電解メッキで行った。これで孔部4内面と第2導電層2面上とに、銅メッキ膜5(厚さ約20 $\mu$ m)が形成された。この際、他面である第1導電層1面には、ドライフィルムでマスキングしておき、メッキが付着しないようにしておく。

【0031】その後、上記片面の第2導電層2の銅箔上の銅メッキ膜5と、他面の第1導電層1の銅箔とに各々電着法によりレジストをコーティングし(厚さ約8 $\mu$ m)、塩化第2鉄により回路形成用のエッチングを行って、最小ライン/スペース50 $\mu$ m/50 $\mu$ mの回路6,7のパターンを形成した(図5参照)。このようにして、10枚の試験基板(大きさ250mm×250m)を得た。

40 【0032】上記で得られた各試験基板のショート個所 を測定したところ、1枚当たり片面の第2導電層2側で のショート個所は平均10.5個で、他面の第1導電層 1側でのショート個所は平均0.2個であった。

【0033】これにより、両面に導電層1, 2をもつ両面基板では、その片面(ここでは第2導電層2面)にだけメッキを施し、それを回路形成用エッチングして回路形成する本発明が、ライン/スペース $50\mu m/50\mu$ mのファインパターン形成に適していることが実証された。

50 【0034】尚、上記は第1導電層1と第2導電層2を

もつ両面基板に回路形成したプリント基板Bについての データーであるが、更に樹脂・プリプレグ等を塗工また は積層して銅箔を貼付した第3導電層3をもつ多層のビ ルドアップ基板のプリント配線板(図6参照)について も、同様の試験を行ったところ、表面の第3導電層3側 に形成した回路でのショート個所は平均10.6個であった。

# [0035]

【比較例1】実施例1と同様の方法で、積層基板A(厚み約0.1mm)の表裏各面に第1導電層と第2導電層として各々銅箔(厚み約18μm)を貼付し、それに有底の孔部を形成した後、今度はその表裏両面(第1導電層面と第2導電層面)に、上記と同じ銅メッキ(厚さ約20μm)を施し、その後同様の方法で両面に50μm/50μmのライン/スペースでパターニングを行った。

【0036】これで得られた試験基板のショート個所を 測定すると、1枚当たり片面の第2導電層側でショート 個所が平均10.7個、他面の第1導電層側でショート 個所が平均11.5個所であった。その結果、従来のよ うに積層基板の両面にメッキする場合には、ファインパ ターンの形成は困難であることが実証された。

#### [0037]

【発明の効果】以上で明かな如く、本発明に係るプリント配線板の回路形成方法は、技術が比較的簡易でコストが安いサブトラクティブ法でありながら、高密度のプリント回路を形成することができる。

【0038】即ち、従来のサブトラクティブ法では、両面に銅箔等の導電層がある両面基板に回路形成する場合に、ヴィアホール等への導通用メッキのために表・裏両面で回路形成時にエッチングすべき膜厚は、各導電層である銅箔とメッキ膜との和になっていた。そのため、エッチングすべき膜厚が厚い以上、形成される回路パターンの精度は悪くなり、近時のファインパターン・高密度回路の要請に応えられなかった。

【0039】これに対して本発明は、エッチングにより 回路形成するサブトラクティブ法でありながら、両側に 導電層をもつ両面基板においても、その片側の導通層面 にだけメッキを施し、他面にはメッキを施さないように し、かつそのメッキ膜もヴィアホールとしての孔部に導 通をとるための極めて薄いものにしてある。そのため に、回路形成用のエッチングでエッチングすべき膜厚 \*は、片面では導通層の銅箔と極く薄いメッキ膜、他面は 導通層の銅箔だけでよいことになる。

【0040】したがって本発明によれば、サブトラクティブ法で高密度化達成の最大の障害であったエッチングすべき膜厚を薄くすることができて、スルーホールやヴィアホールをもつ両面板や多層板にも、低コストなサブトラクティブ法により、高密度な回路パターンを形成することができ、パターンの高精度を図ることができるので、近時のファインパターン・高密度回路の要請に充分10に応えることができるようになる。

# 【図面の簡単な説明】

【図1】本発明の実施例で用いた積層基板の一部拡大縦 断側面図である。

【図2】図1で示した積層基板の片面の導電層の一部に 開口した状態の一部拡大縦断側面図である。

【図3】図2で示した積層基板にヴィアホール用の孔部 を形成した状態の一部拡大縦断側面図である。

【図4】図3で示した積層基板の片面にだけメッキを施した状態の一部拡大縦断側面図である。

20 【図5】図4で示した積層基板にエッチングで回路を形成したプリント配線板を示す一部拡大縦断側面図である。

【図6】本発明をビルドアップ法による多層板に適用した場合のプリント配線板を示す一部拡大縦断側面図である。

【図7】従来のサブトラクティブ法の実施例で用いた積 層基板の一部拡大縦断側面図である。

【図8】図7で示した積層基板にスルーホール用の孔部 を形成した状態の一部拡大縦断側面図である。

30 【図9】図8で示した積層基板の両面にメッキを施した 状態の一部拡大縦断側面図である。

【図10】図9で示した積層基板にエッチングで回路を 形成したプリント配線板を示す一部拡大縦断側面図であ ス

#### 【符号の説明】

A - 積層基板6 - 回路B - プリント配線板7 - 回路

1-第1導電層8-第2絶縁層2-第2導電層9-第3導電層


403 - 絶縁層10 - 孔部4 - 孔部11 - 回路

5-メッキ膜

【図1】

A 2 3 3

【図3】



# 【図2】

#### A-積層基板 6 一回路 B-プリント配線板 7 一回路


1-第1導電層 8-第2絶録暦 12-第2導電图 9-第3導電腦 3-絶縁層 10-孔部

4-孔部


5ーメッキ膜

# 【図5】


1]一回略



# 【図7】



# 【図8】



A-積層基板 6 - 回路

Bープリント配線板 7-回路


1-第1導電腦 8一第2絶縁層 2-第2導電層 9-第3導電層

11-回路

3 - 絶縁層 10-孔部 4 - 孔部

5ーメッキ膜

# [図4]




A-積層基板 6 一回路 Bープリント配線板 7一回路 1 - 第 1 導電層 8-第2絶縁層 2-第2導電層 9-第3導電層

10-孔部 4 - 孔部 11-回路

5ーメッキ膜

# 【図6】




A-積層基板 6 一回路 Bープリント配線板 7 - 回路

1-第1導電層 8-第2絶縁層 2-第2導電層 9-第3導電層


10-孔部 4 - 孔部 11-回路

5-メッキ膜

# 【図9】



# 【図10】



A - 積層基板 6 - 回路 7 - 回路 7 - 回路 7 - 回路 8 - 第 2 絶縁層 2 - 第 2 導電層 9 - 第 3 導電層 1 0 - 孔部 1 1 - 回路 5 - メッキ膜